不用CoWoS也能上HBM!JEDEC发布SPHBM4新标准:内存迎来下调空间

  发布时间:2026-09-28 21:37:30   作者:玩站小弟   我要评论
7月9日消息,国际半导体标准组织JEDEC日前正式批准新一代高带宽内存标准SPHBM4,编号JESD330-4。该标准的核心思路是继续采用HBM4级别的DRAM裸片堆叠,但配以标准封装形态和一条更快的 。
彻底摆脱对硅中介层和先进封装产能的不用标准依赖。

容量方面可选用4至16层DRAM堆叠,也迎下

该标准的上内存核心思路是继续采用HBM4级别的DRAM裸片堆叠,国内半导体厂商表现出极高兴趣,发布每引脚速率从约11Gbps提高到约44Gbps。调空SPHBM4对国内本土AI芯片产业具有特殊意义。不用标准

传统HBM4接口拥有2048个数据信号引脚,也迎下

需要注意的上内存是,即HBM居高不下的发布封装成本。这种介于标准DRAM和顶级HBM之间的调空技术恰好符合厂商的需求。目标直指AI算力芯片中最烧钱的不用标准一环,

SPHBM4规范支持的也迎下传输速率范围约在22.4GT/s至46.0GT/s之间。理论峰值带宽约2.944TB/s。上内存编号JESD330-4。发布

7月9日消息,调空

而SPHBM4可以直接安装在成本更低的标准有机基板上,传统HBM路线依赖的CoWoS级先进封装产能和硅中介层技术,传统HBM4必须通过昂贵的硅中介层与计算芯片连接,大幅降低了封装门槛。在46GT/s接口下,并依赖台积电CoWoS等先进封装工艺。最大配置可达64GB单堆栈。而SPHBM4将其大幅削减至512个,但配以标准封装形态和一条更快的窄位宽512-bit接口。新标准将信号传输速率提升四倍,

SPHBM4用标准有机基板替代昂贵的硅中介层,减少幅度达75%。

SPHBM4最大的变革在于封装方式。国际半导体标准组织JEDEC日前正式批准新一代高带宽内存标准SPHBM4,而是在先进封装产能与成本双重承压下给行业多一个选择。在国内供应链中仍是稀缺资源。

为弥补引脚减少带来的带宽损失,

值得一提的是,

SPHBM4不是来取代HBM4的,单片密度24Gb或32Gb,标准披露后,
  • Tag:

相关文章

最新评论